電子機器 Junker

電子機器の修理、改造など

 

PCWatch (Impress (RSS))

Game Watch (Impress (RSS))

カウンター

  • 本日のアクセス  
  • 昨日のアクセス  
  • 総アクセス数      

お知らせ

現在管理人のコメント投稿が規制されている のでコメント返信できませんコメントは掲示板側で返信します。 下の検索はあまりヒットしないので 記事のカテゴリから飛んだ方がいいかも。 「このブログを検索」にチェックを 入れると少しヒット率上がる ↓

過去ログ

掲示板

メッセージBOX

天気予報

ブログサービス

Powered by

teacup.ブログ
RSS
投稿者
メール

 
コメント
URL
コメントは新しいものから表示されます。
コメント本文中とURL欄にURLを記入すると、自動的にリンクされます。
投稿者:bax
 T9769のZ_BUSAK#とゲートアレイのBUSAK#と関連信号をロジアナで調べてみましたが…なんかおかしい気がする…。

 なんでPAUSE#信号より前にZ_BUSAK#などがLowに移行してるんだろう…?ロジアナのトリガー設定条件ミスッてるかも…?

http://green.ap.teacup.com/junker/177.html
投稿者:にが
SONYのF1-XVでスピコン動作時のCPU信号をオシロで調べてみました。予想通りVRに応じて/BUSRQのLパルス幅が変化していました。無論/BUSAKも同様です。FDDアクセス時はこのパルスは出ていませんでしたので何らかの無効化する仕組みはありそうです。

ちなみにZ80のデータシートを読むと、/INTはIOデバイスがCPUに要求する割り込み信号で、ここをLに落とすとCPUは/MREQ=H,/IOREQ=Lの特別なM1サイクルで動作するようです。この信号はソフトウエア的にEIされている時のみ有効であり、DIされている(らしい)FDDアクセス時は影響を与えません。

WSXではなぜかBUSRQでは上手くいかなかったので、試しに/INTで止めてみたところFDDアクセスは問題なくなりました。ただ、挙動はXVとは異なり、ゲームの進行は遅くなるものの、BGMは遅くなりません。たぶんBGMルーチンはタイマー割り込みでDIされているのではないかと思われます。

SONY機と同じ仕組みを実装するのはなかなか難しいようで。
投稿者:bax
 WXの回路図でBUSRQ信号を負論理に戻しRev.04cに改訂しました。
 そのうち時間が取れたらT9769のバス解放サイクルをロジアナで調べてみます。

 ちょっと話がずれますが、今AITENDOでICクリップ(ICプローブ)が20個付きフラットケーブルはんだ付け済みの物が定価999円のところを¥666円で売っています。クリップ単体は一個50円なので単体で買うよりもお得です。
 例の秋月で売っているロジアナ(ZEROPLUS)のプローブ先端が弱いので、代替として使えそうです。ただしZEROPLUSのものより少し太め。あと、フラットケーブルの先はオス(ピン、プラグ)になってる物とメス(レセプタクル)になってるものがあるので注意が必要です(私はこれを6セット買ってきましたが、気が付かずに混在して買ってしまいました)。
 これをHPのロジアナHP16500の物としても転用予定。これで高いプローブ買わなくても済むかも…?
投稿者:bax
>BABAXさんのWX回路図ではT9769のBUSRQが正論理になってますが

 たしか、パナの資料がそうなってたからだったような…と思って調べたらパナのSTもGTも回路図とピンアサイン表どちらも負論理でHACKさんの回路図も負論理ですね。

 負論理でプルアップのままで接続先無しでは永久にバスリクエストがかからずおかしいだろってことで、これは正論理でプルアップしてイネーブラとしてはバスリクエストをかけることにしてあって、T9769内部でバスリクエストのON/OFFを制御してるんじゃないか…?って考えてそうしたかもしれません。
 でも予想だけで書くのも良くないですね…やっぱり負論理にもどしておきましょう…
投稿者:にが
WSXの/INTはFDアクセス時に動きはありませんでした。現状/WAITで止めていますが、/BUSRQにしたらどうなるかと試してみましたところ、遅くなるどころかPAUSE状態に。BABAXさんのWX回路図ではT9769のBUSRQが正論理になってますが、これはZ80とは逆ですよね? なぜそう判断されたのでしょう。
投稿者:bax
 うちもスピコン付けたいと思ってました。
 ついでにPAUSE時もVSYNCに同期した方がいいかも…。
投稿者:にが
今見たらT9769ってちゃんとVSYNC出してますね。LM1881無駄装備でした。FDDアクセス時はすべての割り込みが禁止されるとかどこかに書いてありましたが、このときFDCがCPUの/INTをLに落としているんでしょうか。だとするとINT=LでWAIT無効にすればいいのかも。
投稿者:にが
スピコンって思ったより複雑な仕組みと知りました。WSXはVSYNCを出していないので、LM1881でコンポジットビデオから取り出して、これをHC123に入れて適当に遅延させて画面にゴミが出ないタイミングを調整し、これをトリガとしてもう一度HC123に入れてWAITパルスを発生させる必要がありました。XDJのスピコン用のカスタムチップにあるMCLR1、MCLR2はそのあたりの時定数に関わる端子かなと推測しています。

このままだとFDDアクセスに失敗するので無効にするような回路も必要だったりします。思ったより回路規模が大きくなってきました。
投稿者:にが
WSXにスピコンを付けられないかという試みをしています。昔バッ活に載っていたらしい簡易スピコン回路は連射VOLをスピコンとして利用するもので、連射LED信号(ゲートアレイ30p)を/WAITに繋いでしまうというものです。LEDの点滅パルスでWAITがかかるので確かに遅くはなるのですが、画面がチラついてゲームでは使い物になりませんでした。PAUSEの時と同様にタイミングによりVRAMの裏画面みたいな表示が出たり消えたりします。

F1-DXのスピコン周りの回路を見ると、なんとなくVSYNCと同期させてPWMで/BUSRQを落としているような気がしますね。ちょっと面倒ですがHC123あたりでやってみるか…。
投稿者:bax
 A1の調査ありがとうございます。
 あとは、錫めっきジャンパー線が全て同じかどうか…これは数が大量にあるからとりあえず回路図のほうが上がってからですかね…。
1|2345
teacup.ブログ “AutoPage”
AutoPage最新お知らせ